Partenaires

Ampère

Nos tutelles

CNRS Ecole Centrale de Lyon Université de Lyon Université Lyon 1 INSA de Lyon

Nos partenaires

Ingénierie@Lyon



Rechercher


Accueil > Thèses et HDR > Thèses en 2017

29/09/2017 - Selsabil SEJIL

par Laurent Krähenbühl - publié le , mis à jour le

Agenda

  • Vendredi 29 septembre 2017 14:00-15:30 -

    Thèse Selsabil Sejil

    Résumé :

    Optimisation de l’épitaxie VLS du semi conducteur 4H-SiC. Réalisation de dopages localisés dans 4H-SiC par épitaxie VLS et application aux composants de puissance SiC
    ... voir détails ...

    Lieu : Amphithéâtre Claude Chappe du Bâtiment « Télécoms - Claude Chappe » , INSA de Lyon, campus de la DOUA.


Ajouter un événement iCal

Selsabil SEJIL soutient sa thèse le 29/09/2017 - 14h00 - amphithéâtre Claude Chappe du Bâtiment « Télécoms » - INSA de Lyon

Titre :
Optimisation de l’épitaxie VLS du semi conducteur 4H-SiC. Réalisation de dopages localisés dans 4H-SiC par épitaxie VLS et application aux composants de puissance SiC

Jury :

  • Directeur de thèse : BRYLINSKI Christian, LMI
  • Encadrement : LAZAR Mihai (Ampère)
  • Rapporteurs : BLANQUET Elisabeth (SIMaP Grenoble), CONTRERAS Sylvie (LCC Montpellier)
  • Examinateurs  : BANO Edwige (Grenoble INP), ALQUIER Daniel (GREMAN Tours), ZEKENTES Konstantinos (FORTH, Grèce), COLLARD (ST Microelectronics Tours)

Résumé :
L’objectif du projet VELSIC a été de démontrer la faisabilité de jonctions p+/n- profondes dans le semiconducteur 4H-SiC, de haute qualité électrique, comprenant une zone p++ réalisée par un procédé original d’épitaxie localisée à basse température (1100 – 1200°C), en configuration VLS (Vapeur - Liquide - Solide). Cette technique innovante de dopage par épitaxie utilise le substrat de SiC mono cristallin comme un germe de croissance sur lequel un empilement enterré de Al - Si est porté à fusion pour constituer un bain liquide, lequel est alimenté en carbone par la phase gazeuse. Cette méthode se positionne comme une alternative avantageuse à l’implantation ionique, actuellement utilisée par tous les fabricants de composants en SiC, mais qui présente des limitations problématiques encore non résolues à ce jour. Les travaux de thèse ont exploré toutes les facettes du processus complet de fabrication de diodes de test, avec une attention particulière portée sur l’optimisation de la gravure de cuvettes dans le substrat SiC. Le cœur des travaux a été concentré sur l’optimisation de l’épitaxie VLS localisée. L’étude a confirmé la nécessité de limiter la vitesse de croissance vers 1 µm/h pour conserver une bonne cristallinité du matériau épitaxié. Elle a également mis en évidence l’action directe du champ électromagnétique radiofréquence sur la phase liquide, conduisant à une très forte influence du diamètre des cuvettes gravées sur l’épaisseur du SiC déposé. Un remplissage quasiment complet des cuvettes de 1 µm de profondeur à très fort dopage p++ a été démontré. À partir des couches VLS optimisées, des démonstrateurs de types diodes p+/n- ont été fabriqués. Sur les meilleurs échantillons, sans passivation ni protection périphérique, des tensions de seuil en régime direct (entre 2,5 et 3 V) ont, pour la première fois, été mesurées, sans recourir à un recuit haute température après épitaxie. Elles correspondent aux valeurs attendues pour une vraie jonction p-n sur 4H-SiC. Des densités de courant de plusieurs kA/cm2 ont également pu être injectées pour des tensions situées autour de 5 - 6 V. En régime de polarisation inverse, aucun claquage n’est observé jusqu’à 400 V et les densités de courant de fuite à faible champ électrique dans la gamme 10-100 nA/cm2 ont été mesurées. Toutes ces avancées se situent au niveau de l’état de l’art pour des composants SiC aussi simples, toutes techniques de dopage confondues.


Publications

https://hal.archives-ouvertes.fr/AMPERE/search/index/q/%2A/authFullName_s/Selsabil+Sejil/


Voir en ligne : Texte complet