Partenaires

Ampère

Nos tutelles

CNRS Ecole Centrale de Lyon Université de Lyon Université Lyon 1 INSA de Lyon

Nos partenaires

Ingénierie@Lyon



Rechercher


Accueil > Thèses et HDR > Thèses en 2017

31/05/2017 - Ilyas DCHAR

par Laurent Krähenbühl - publié le , mis à jour le

Agenda

  • Mercredi 31 mai 2017 10:00-11:30 -

    Thèse Ilyas Dchar

    Résumé : Conception d’un module d’électronique de puissance « Fail-to-short » pour application haute tension ( voir plus ...)

    Lieu : Bibliothèque INSA - INSA de Lyon


Ajouter un événement iCal

Ilyas DCHAR soutient sa thèse le 31/052017 - 10h00 - INSA - Bibliothèque

Titre :
Conception d’un module d’électronique de puissance « Fail-to-short » pour application haute tension

Jury :

  • Directeur de thèse  : Cyril Butay
  • Rapporteurs : Stéphane Lefebvre, Frédéric Richardeau
  • Examinateurs : François Forest, Mounira Berkani, Hervé Morel.
  • Invité ; Michel Mermet-Guyennet

Résumé  :
Les convertisseurs de forte puissance sont des éléments critiques des futurs réseaux HVDC. À ce titre, leur fiabilité et leur endurance sont primordiales. La défaillance d’un composant se produit soit en circuit ouvert, ou en court-circuit. Le composant défaillant en circuit ouvert est inadmissible pour les convertisseurs utilisant une topologie de mise en série. En particulier, dans certaines applications HVDC, les modules doivent être conçus de telle sorte que lorsqu’une défaillance se produit, le module défaillant doit se comporter comme un court-circuit et supporter ainsi le courant nominal qui le traverse. Un tel comportement est appelé “défaillance en court-circuit” ou “failure-to-short-circuit”. Actuellement, tous les modules de puissance ayant un mode de défaillance en court-circuit disponibles dans le commerce utilisent des semi-conducteurs en silicium. Les potentialités des semi-conducteurs en carbure de silicium (SiC) poussent, aujourd’hui, les industriels et les chercheurs à mener des investigations pour développer des modules Fail-to-short à base des puces SiC. C’est dans ce contexte que se situe ce travail de thèse, visant à concevoir un module à base de puces SiC offrant un mode de défaillance de court-circuit. Pour cela nous présentons d’abord une étude de l’énergie de défaillance des puces SiC, afin de définir les plages d’activation du mécanisme Fail-to-short. Ensuite, nous démontrons la nécessité de remplacer les interconnexions classiques (fils de bonding) par des contacts massifs sur la puce. Enfin, une mise en œuvre est présentée au travers d’un module “demi pont” à deux transistors MOSFET.



Voir en ligne : Texte complet