Partenaires

Ampère

Supervisory authorities

CNRS Ecole Centrale de Lyon Université de Lyon Université Lyon 1 INSA de Lyon

Our partners

Ingénierie@Lyon



Search


Home > Thèses et HDR > Thèses en 2012

07/05/2012 : Bo LI - INSA

published on , updated on

Bo LI soutient sa thèse le 7 mai 2012 à 10h00 à l’amphithéâtre E. du Châtelet (Médiathèque de l’INSA de Lyon)

Titre :
Conception et test de cellules de gestion d’énergie à commande numérique en technologies CMOS avancées

Jury :

  • Directeurs de thèse : ALLARD Bruno ; LIN SHI Xuefang
  • Rapporteurs : CIRSTEA Marcian ; MONMASSON Eric
  • Examinateurs : HEBRARD Luc ; LI Zheying ; TROCHUT Séverin

Résumé :

Les technologies avancées de semi-conducteur permettent de mettre en œuvre un contrôleur numérique dédié aux convertisseurs à découpage, de faible puissance et de fréquence de découpage élevée sur FPGA et ASIC. Cette thèse vise à proposer des contrôleurs numériques des performances élevées, de faible consommation énergétique et qui peuvent être implémentés facilement.
En plus des contrôleurs numériques existants comme PID, RST, tri-mode et par mode de glissement, un nouveau contrôleur numérique (DDP) pour le convertisseur abaisseur de tension est proposé sur le principe de la commande prédictive: il introduit une nouvelle variable de contrôle qui est la position de la largeur d’impulsion permettant de contrôler de façon simultanée le courant dans l’inductance et la tension de sortie. La solution permet une dynamique très rapide en transitoire, aussi bien pour la variation de la charge que pour les changements de tension de référence. Les résultats expérimentaux sur FPGA vérifient les performances de ce contrôleur jusqu’à la fréquence de découpage de 4MHz.
Un contrôleur numérique nécessite une modulation numérique de largeur d’impulsion (DPWM). L’approche Sigma-Delta de la DPWM est un bon candidat en ce qui concerne le compromis entre la complexité et les performances. Un guide de conception d’étage Sigma-Delta pour le DPWM est présenté. Une architecture améliorée de traditionnelles 1-1 MASH Sigma-Delta DPWM est synthétisée sans détérioration de la stabilité en boucle fermée ainsi qu’en préservant un coût raisonnable en ressources matérielles. Les résultats expérimentaux sur FPGA vérifient les performances des DPWM proposées en régimes stationnaire et transitoire.
Deux ASICs sont portés en CMOS 0,35µm: le contrôleur en tri-mode pour le convertisseur abaisseur de tension et la commande par mode de glissement pour les convertisseurs abaisseur et élévateur de tension. Les bancs de test sont conçus pour conduire à un modèle d’évaluation de consommation énergétique. Pour le contrôleur en tri-mode, la consommation de puissance mesurée est seulement de 24,56mW/MHz lorsque le ratio de temps en régime de repos (stand-by) est 0,7. Les consommations de puissance de command par mode de glissement pour les convertisseurs abaisseur et élévateur de tension sont respectivement de 4,46mW/MHz et 4,79mW/MHz. En utilisant le modèle de puissance, une consommation de la puissance estimée inférieure à 1mW/MHz est envisageable dans des technologies CMOS plus avancées. Comparé aux contrôlés homologues analogiques de l’état de l’art, les prototypes ASICs illustrent la possibilité d’atteindre un rendement comparable pour les applications de faible et de moyen puissance mais avec l’avantage d’une meilleure précision et une meilleure flexibilité.

View online : Texte complet de la thèse