Anton KORNIIENKO soutient sa thèse le 06 décembre 2011 à 10h00 - Amphithéâtre 203 à l’ECL
Titre :
Réseau de PLLs distribuées pour synthèse automatique d’horloge de MPSOCs synchrones
Jury :
- Directeur(s) de thèse : G. SCORLETTI ; Eric BLANCO ; Eric COLINET
- Rapporteurs : Jamal DAAFOUZ ; Yan LE GORREC
- Examinateurs : Ian O’CONNOR ; Stéphane FONT ; Dimitri GALAYKO
Résumé :
Les arbres classiques de distribution du signal d’horloge au sein des microprocesseurs synchrones présentent un certain nombre de limitations : skew, jitter, limitation de la fréquence, influence de perturbations et de dispersions quelles que soient leurs natures. Ces facteurs, critiques pour les microprocesseurs modernes complexes, sont
devenus la raison principale qui a poussé à la recherche d’autres types d’architecture de génération et de distribution du signal d’horloge. Un exemple d’un tel système alternatif est le réseau de PLLs couplées, où les PLLs sont géographiquement distribuées sur la puce, et génèrent des signaux d’horloge locaux qui sont ensuite synchronisés, en temps réel, par un échange d’information entre les PLLs voisines.
La nature active du réseau de PLLs de génération et de distribution du signal d’horloge, qui peut permettre de surpasser les limitations mentionnées plus tôt, oblige à sortir du cadre classique des outils et des méthodes de la Microélectronique habituellement appliqués. En effet, les aspects dynamiques de bouclage et de transformation
de signaux au sein de tels systèmes complexes rendent leur conception extrêmement difficile voire parfois impossible. La difficulté principale consiste en un changement des propriétés d’un sous-système local indépendant par rapport aux propriétés du même sous-système faisant partie du réseau. Effectivement, il existe beaucoup de méthodes et d’outils de conception d’une PLL isolée garantissant un comportement
local désiré. Néanmoins, ces propriétés désirées locales, selon la topologie d’interconnexion considérée, ne sont pas forcément conservées quand il s’agit d’un réseau de PLLs interconnectées et de son comportement global. Le but principal de cette thèse est ainsi de développer une méthode de synthèse de la loi de commande décentralisée pour chaque sous-système (tel qu’une PLL) assurant le comportement désiré pour le réseau global.
Une méthode de transformation du problème de synthèse globale en un problème équivalent de synthèse d’une loi de commande locale est proposée en se basant sur l’hypothèse des sous-systèmes identiques interconnectés en réseau. Le lien entre les propriétés locales et globales est établi grâce aux approches d’Automatique avancée
telles que les approches entrée-sortie et la dissipativité. Ce choix de méthode permet non seulement de réduire considérablement la complexité du problème initial mais aussi de ramener le problème de synthèse à une forme proche des méthodes de conception locale utilisées en Microélectronique, ce qui garantit une continuité logique
de leur évolution. Ensuite la méthode proposée est combinée avec la commande robuste H1 et l’optimisation sous contraintes LMIs conduisant à un développement d’algorithmes efficaces de résolution du problème posé. Elles sont à la fois particulièrement bien adaptées au problème d’application considéré, c’est-à-dire à la synchronisation
du réseau de PLLs, et sont facilement généralisables aux autres types
de problèmes de commande de systèmes de grande dimension. Le premier aspect permet une intégration naturelle et aisée de la méthode dans le flux de conception existant en Microélectronique, très riche et mature à ce jour, alors que le deuxième offre une solution à d’autres problèmes de commande de systèmes interconnectés en réseau, un champ d’application aujourd’hui en plein essor.
Voir en ligne : Texte complet de la thèse